4.2. ТТЛ логик хэлхээнүүд

Бид энэ хэсэгт ТТЛ технолгийг ашиглан үндсэн логик үлйдлүүд болох инвертер, NAND, AND, NOR, OR, XOR, XNOR ба AND-OR-INVERT үйлдлүүдийг хэрхэн гүйцэтгэдэг болохтой танилцах болно. Эдгээрээс ТТЛ инвертерийн тухайд өмнөх бүлэгт танилцсан байгаа.
ТТЛ гейт нь оролтын хэсэг, гүйдлийн өсгүүр, үгүйсгэгч гэсэн 3 хэсгээс тогтно. Жишээ нь NAND гейтийн схемийг зураг 2.1-д үзүүлэв.

Зураг 2.1
Хүснэгт 2.1
A
B
C
Q1
D
Q2
E
Q4
F
Q3
D1
G
H
Y
0
0
0.7
Active
0.4
OFF
0.2
OFF
4.9
ON
ON
4.2
4.3
3.5
0
5
0.7
Active
0.4
OFF
0.2
OFF
4.9
ON
ON
4.2
4.3
3.5
5
0
0.7
Active
0.4
OFF
0.2
OFF
4.9
ON
ON
4.2
4.3
3.5
5
5
2.0
Inverse active
1.4
ON
0.7
ON
0.8
OFF
OFF
0.4
5.0
0.1

ТТЛ элемент ашигласан NOR гейтийг зураг 2.2-д үзүүлэв.

Зураг 2.2
Хүснэгт 2.2
A
B
C
Q1
D
Q2
E
Q3
F
Q4
G
H
Q6
Q5
Y
0
0
0.7
Active
0.7
Active
0.4
OFF
0.4
OFF
4.9
0.2
ON
OFF
3.5
0
5
0.7
Active
2.0
Inverse active
0.4
OFF
1.4
ON
0.8
0.7
OFF
ON
0.1
5
0
2.0
Inverse active
0.7
Active
1.4
ON
0.4
OFF
0.8
0.7
OFF
ON
0.1
5
5
2.0
Inverse active
2.0
Inverse active
1.4
ON
1.4
ON
0.8
0.7
OFF
ON
0.1

ТТЛ элемент ашигласан AND гейтийг 2.3-р зурагт үзүүлэв.

Зураг 2.3
Хүснэгт 2.3
A
B
C
Q1
D
Q2
E
Q3
F
D2
Q4
H
Q5
G
Q6
A
0
0
0.7
Active
0.4
OFF
0.2
OFF
2.1
ON
ON
0.7
ON
0.8
OFF
0.1
0
5
0.7
Active
0.4
OFF
0.2
OFF
2.1
ON
ON
0.7
ON
0.8
OFF
0.1
5
0
0.7
Active
0.4
OFF
0.2
OFF
2.1
ON
ON
0.7
ON
0.8
OFF
0.1
5
5
2.0
Inverse active
1.4
ON
0.7
ON
0.8
OFF
OFF
0.2
OFF
4.9
ON
3.5

ТТЛ элемент ашигласан OR гейтийг 2.4-р зурагт үзүүлэв.

Зураг 2.4
Хүснэгт 2.4
A
B
C
Q1
D
Q2
Q3
Q4
F
E
Q5
H
G
Q7
Q8
Y
0
0
0.7
Active
0.7
Active
OFF
OFF
0.2
2.1
OFF
0.7
0.8
ON
OFF
0.1
0
5
0.7
Active
2.0
Inverse active
OFF
ON
0.7
0.8
ON
0.2
4.9
OFF
ON
3.5
5
0
2.0
Inverse active
0.7
Active
ON
OFF
0.7
0.8
ON
0.2
4.9
OFF
ON
3.5
5
5
2.0
Inverse active
2.0
Inverse active
ON
ON
0.7
0.8
ON
0.2
4.9
OFF
ON
3.5

ТТЛ элемент ашигласан буфер гейтийг 2.5-р зурагт үзүүлэв.

Зураг 2.5
Хүснэгт 2.5
A
B
Q1
C
Q2
D
Q3
E
F
Q4
G
Q6
H
Q5
Y
0
0.7
Active
0.4
OFF
0.2
OFF
2.1
1.4
ON
0.7
ON
0.8
OFF
0.1
5
2.0
Inverse active
1.4
ON
0.7
ON
0.8
0.4
OFF
0.2
OFF
4.9
ON
3.5

ТТЛ интегралчлагч хэлхээний оролт нь үргэлж нэмэх байдаг. Хэрэв сөрөг хүчдлийг оролтонд өгвөл оролтын транзистороор гүйх гүйдэл ихсэж түүнийг гэмтээдэг. Иймээс оролтонд сөрөг хүчдэл өгөгдөхөөс сэргийлж clamping diode тавьж оролтыг хамгаалдаг. (зураг 2.6)

Зураг 2.6
ТТЛ элемент нь totem pole гаралттай буюу гаралт нь татагч-түлхэгч 2 транзисторын дундаас авсан байдаг. (зураг 2.7) Үүний тэжээлтэй холбогдсон транзисторыг татагч (pull-up), газартай холбогдсон транзисторыг түлхэгч (pull-down) транзистор гэж нэрлэдэг.
Гаралтанд логик 0 бол түлхэгч транзистор нээлттэй, татагч транзистор хаалттай байх бөгөөд энэ үед живэгч гүйдэл түлхэгч транзистораар дамжин газартай холбогдсон байна. Өөрөөр хэлбэл түлхэгч транзистор гаралтыг түлхэж газартай холбоно.
Гаралтанд логик 1 бол татагч транзистор нээлттэй, түлхэгч транзистор хаалттай байх бөгөөд энэ үед тулгуур гүйдэл татагч транзистораар дамжин тэжээлтэй холбогдсон байна. Өөрөөр хэлбэл татагч транзистор гаралтыг татаж тэжээлтэй холбоно.
Татагч-түлхэгч гаралттай 2 ТТЛ гейтийн гаралтыг хооронд нь холбоё. Хэрэв 2 ТТЛ элементийн гаралт эсрэг тохиолдолд логик 1 гаралттай гейтийг гэмтээдэг. Өөрөөр логик 1 гаралтыг нь шууд газардуулснаар нээлттэй байх татагч болон түлхэгч транзисторуудаар хэт их гүйдэл гүйлгэж тэдгээрийг эвддэг. Учир нь энэ тохиолдолд татагч ба түлхэгч транзистороор гүйх гүйдлийг 130 ом-ын резистор хязгаарлах тул ойролцоогоор  гүйдэл гүйнэ. Харин түлхэгч транзисторын ханалтын гүйдэл нь ойролцоогоор 16mA байдаг тул транзистораар хэт их гүйдэл гүйснээс түүнийг эвддэг.

Зураг 2.7
Үүнээс өөр ТТЛ элементүүд нь нээлттэй-коллектор гаралт (open-collector output)-тай байдаг. Энэ гаралтын хувьд гаралтын дээш нь татаж тэжээлтэй холбох зориулалттай татагч транзисторыг орхисон байдаг. (зураг 2.8)

Зураг 2.8
Нээлттэй-коллектор гаралт нь гаралтыг дээш нь татаж тэжээлтэй холбох зориулалттай татагч транзисторыг орхисон байдаг тул тулгуур гүйдлийн гүйх замыг тогтоохдоо зураг 2.9-д үзүүлсэн хэлхээг ашиглан гаралтанд татагч резисторыг (pull-up resistor) тавьж ашиглана.

Зураг 2.9
Нээлттэй-коллектор гаралттай элементүүдийн гаралтыг хооронд холбоод тулгуур гүйдлийн замыг 1 ширхэг татагч резистор ашиглан шийдэж болно. Зураг 2.10-ийн а-д 2 NAND гейтийн гаралтыг татагч резистор ашиглан хооронд нь хэрхэн холбохыг үзүүлсэн болно. Ингэж холбосон тохиолдолд гаралтуудын хооронд AND үйлдлийг гүйцэтгэнэ. Иймээс нээлттэй-коллектор гаралттай элементүүдийн гаралтыг хооронд нь холбосон хэлхээг 2.10-р зургийн б-д үзүүлсэн хэлхээгээр төлөөлүүлж ойлгоно.

Зураг 2.10
Бид татагч-түлхэгч буюу totem pole, нээлттэй-коллектортой (open collector) гэсэн 2 хэлбэрийн гаралттай танилцсан болно. Үүнээс гадна 3 төлөвт гаралт (tri-state output) гэж нэрлэгддэг гаралт байдаг.
Тулгуур гүйдэл нь татагч транзистораар дамжин жолооодогчийн тэжээлээс ачаалал уруу гүйх бол живэгч гүйдэл нь түлхэгч транзистораар дамжин газардуулагддаг.
Хэрэв татагч транзистор нээлттэй бол гаралтанд тэжээлийн хүчдэлтэй ойролцоо хүчдэл гарах тул энэ үед гаралтыг логик 1 байна гэж үздэг. Харин түлхэгч транзистор нээлттэй нээлттэй бол гаралтанд газартай ойролцоо хүчдэл гарах тул энэ үед гаралтыг логик 0 байна гэж үздэг.
Татагч ба түлхэгч транзисторууд зэрэг нээлттэй бол тэдгээрээр хэт их гүйдэл гүйж уг элементийг эвддэг болох тухай өмнө нь үзсэн. Тэгвэл татагч ба түлхэгч транзисторууд зэрэг хаалттай бол тулгуур ба живэгч гүйдлийн аль алиных нь гүйх зам тасархай байх тул уг элементээр гүйдэл гүйхгүй, хэлхээ тасарсан мэт байна. Иймээс энэ үед гаралтыг маш өндөр эсэргүүцэлтэй (high impedance) гэж үзэх ба Z гэж тэмдэглэнэ. Үүнээс шалтгаалж уг элементийг 3 төлөвт гаралттай буюу товчоор 3 төлөвт элемент гэж нэрлэнэ.
Хүснэгт 2.6
Гаралтын логик түвшин
Гүйдэл
Татагч транзистор
Түлхэгч транзистор
Логик 1
Тулгуур гүйдэл
Нээлттэй
Хаалттай
Логик 0
Живэгч гүйдэл
Хаалттай
Нээлттэй
Z (high impedance)
Гүйдэл гүйхгүй
Хаалттай
Хаалттай
Транзистор гэмтнэ
Хэт их гүйдэл
Нээлттэй
Нээлттэй
Жишээ болгон 3 төлөвт инвертерийг зураг 2.11-д үзүүлсэн болно. Хэрэв enable оролтыг идэвхжүүлсэн тохиолдолд (энэ тохиолдолд enable оролт нь логик 1 дохиогоор идэвхжинэ) уг гейт энгийн NOT гейттэй адилхан ажиллана. Харин enable оролтыг идэвхжүүлээгүй тохиолдолд татагч Q5 ба түлхэгч Q3 транзисторууд зэрэг хаалттай байх тул хэлхээ тасарч гаралт хэт өндөр эсэргүүцэлтэй төлөвт буюу Z төлөвт байна.

Зураг 2.11
Хүснэгт 2.6
A
enable
D2
B
Q1
C
Q2
D
Q3
E
Q4
D1
F
G
Y
0
5
OFF
0.7
Active
0.4
OFF
0.2
OFF
4.9
ON
ON
4.2
4.3
3.5
5
5
OFF
2.0
Inverse active
1.4
ON
0.7
ON
0.8
OFF
OFF
0.4
5.0
0.1
X
0
ON
0.7
Active
0.4
OFF
0.2
OFF
0.7
OFF
OFF
0.4
5.0
Z

Бид ТТЛ элементийн оролтыг сул орхивол түүнийг хөвөгч 1 гэж үздэг тухай үзсэн. Тэгвэл олон эмиттертэй оролт бүхий логик элементийн аль нэг хөлийг ашиглалгүй сул орхисон тохиолдолд энэ сул орхисон оролт нь гаралтанд нөлөөлөх боломжтой нь шууд харагдаж байна. Иймээс олон эмиттер бүхий оролттой логик гейтийн аль нэг хөлийг ашиглалгүйгээр сул орхихыг зөвшөөрдөггүй. Жишээлбэл 3 оролттой AND ба NAND гейтийг авч үзье. 2.12-ийн a) ба b) зурагнаас харахад сул орхисон хөвөгч 1 хөл нь гаралтанд нөлөөлөхгүй мэт харагдаж буй боловч 2.12-ийн c)-д заасны дагуу сул орхисон хөлийг 1кОм-ын резистороор дамжуулан тэжээлтэй холбох шаардлагатай. Хэрэв ашиглахгүй байгаа хөлүүд олон байвал бүгдийг нь нэг 1 кОм-ын резистороор дамжуулан тэжээлтэй холбож хэрэглэж болно.

Зураг 2.12
Харин олон оролттой OR ба NOR гейтийн хувьд сул орхисон хөл нь гаралтыг шууд тодорхой болгодог нь 2.13-ийн a) ба b) зурагнаас харагдаж байна. Иймээс олон оролттой OR ба NOR гейтийн сул орхисон хөлийг шууд газардуулах шаардлагатай нь 2.13-ийн c)-гээс шууд харагдаж байна. Үүнээс гадна сул орхисон хөлийг аль нэг хэрэглэж буй хөлтэй 2.13-ийн d)-д үзүүлсний дагуу холбож хэрэглэж болно.

Зураг 2.13
Нийтэлсэн
Сэдэв:

No comments:

Post a Comment

Note: Only a member of this blog may post a comment.

Subscribe to: Post Comments (Atom)